X) Procédé de fabrication des transistors MOS canal N et P en technologie CMOS

Il s'agit dans ce cas de réaliser simultanément sur un même substrat des transistors MOS à canal N et des transistors MOS à canal P. Pour compléter les possibilités d'application, il est aussi fabriqué, au cours du même procédé et sur le même substrat, des capacités.

Il faudra ainsi tenir compte du fait, d'une part, que la zone de canal des deux types de transistors est de dopage différent, et d'autre part, que les transistors doivent être électriquement isolés au niveau du substrat. Ceci nécessite la réalisation d'un "puits" ou "caisson" de dopage pour la zone de canal de l'un des deux transistors ; dans le cas présenté, le caisson est de type N et correspond donc à la zone de canal du PMOS. Le dopage des zones de canal, qui ont une influence importante sur la tension de seuil des transistors MOS, sont ajustés avec précision par implantation ionique de bore pour le PMOS et d'arsenic pour le NMOS.

Les isolations sont réalisées à partir de LOCOS. Toutefois, afin d'éviter des courts-circuits sous ces LOCOS, il faudra réaliser des surdopages bloquant la création de canaux non désirés. Les impuretés dans les oxydes thermiques humides étant essentiellement de charge positive, le blocage de ces transistors fictifs sera obtenu par un fort dopage au bore sous l'interface LOCOS/substrat. On dit que l'on réalise un "anti-canal".

Afin de réaliser des transistors à longueur de grille de très petite dimension, le procédé utilise l'autoalignement grâce à l'emploi de grille en silicium polycristallin.

Pour ces structures de très petite dimension, les lignes métalliques d'interconnexion et de prise de contact prennent de plus en plus d'importance. Dans le cas de piste en aluminium, des passages de marche trop abruptes peuvent entraîner la coupure de la piste (fissure dans la couche d'aluminium). Afin d'éviter ces coupures, on arrondit les marches en utilisant un verre (LTO, Low Temperature Oxide) suffisamment visqueux à des températures peu élevées (500-600°C) pour créer un fluage au niveau des ouvertures de contact. Ce verre peut être du PSG (Phospho-Silicon Glass) ou BPSG (Boro-Phospho-Silicon Glass). Ainsi, ce verre, après un recuit autour de 600°C, permet une bonne continuité des couches d'aluminium déposées en surface et donc des pistes après photolithogravure.

Dans un premier temps, une liste exhaustive des 49 principales opérations technologiques permettant la fabrication de ces structures est présentée. On a représenté en caractères gras soit les zons concernées, soit les groupes d'étapes du procédé. La figure 80 a) à i) qui suit, détaille par des schémas l'ensemble de ces opérations.

Substrat  P  <100>     résistivité : 12 Ohms.cm (8 à 15)

                                   Na = 1,1.1015 cm-3 (1,7 à 0,9)

 1.- Nettoyage R.C.A.

 2.- Oxyde piédestal 250 Å 950°C

 3.- Dépôt de Si3N4 (LPCVD) 900 Å

 4.- Recuit nitrure

 5.- Photo 1 : ZONES ACTIVES

 6.- Gravure R.I.E. du nitrure seul

 7.- Photo 2 : CAISSON

 8.- Implantation Phosphore 3,3.1012 cm-2 180 keV

 9.- Retrait résine

10.- Recuit caisson 1200°C 150 mn

11.- Photo 3 : ANTICANAL

12.- Implantation BF2± 3.1013 cm-2  45 keV

PMOS : Vt = -1,2 V Æ -0,6 V

NMOS : Vt = 0, .. V Æ +0,6 V